

**LAPORAN PRAKTIKUM
SISTEM DIGITAL**



Disusun oleh :

Nama : Mochammad Ferdyansyah
NIM : 251080200060
Kelompok : 8

**LABORATORIUM INFORMATIKA
PROGRAM STUDI INFORMATIKA
FAKULTAS SAINS DAN TEKNOLOGI
UNIVERSITAS MUHAMMADIYAH SIDOARJO
2025 – 2026**

LEMBARAN PERSETUJUAN

Telah Diperiksa Dan Disetujui

Isi laporan ini

LAPORAN PRAKTIKUM SISTEM DIGITAL

Disusun Oleh :

Nama : Mochammad Ferdiansyah

NIM : 251080200060

Kelompok : 8

Mengetahui,

Laboran Informatika

(Melina Atikawati, S.Kom)

**LABORATORIUM INFORMATIKA
PROGAM STUDI INFORMATIKA
FAKULTAS SAINS DAN TEKNOLOGI
UNIVERSITAS MUHAMMADIYAH SIDARJO
2025 - 2026**

KATA PENGANTAR

Alhamdulillah segala puji syukur atas kehadiran Allah SWT yang telah memberikan rahmat dan hidayahnya sehingga penyusun dapat menyelesaikan Laporan Pratikum Sistem Digital ini tanpa halangan yang berarti.

Keberhasilan penyusun dalam menyusun Laporan Pratikum Sistem Digital ini tidak lepas dari bantuan berbagai pihak. Untuk itu saya selaku penyusun menyampaikan terima kasih yang sebesar-besarnya kepada:

1. **Ir.Iswanto, ST., M.MT**, selaku Dekan Fakultas Sains dan Teknologi Universitas Muhammadiyah Sidoarjo.
2. **Ade Eviyanti, S.Kom., M.Kom.**, selaku Kepala Program Studi Informatika Universitas Muhammadiyah Sidoarjo.
3. **Suhendro Busono, ST., M.MT.**, selaku Dosen Praktikum Sistem Digital Universitas Muhammadiyah Sidoarjo.
4. **Melina Atikawati, S.Kom.**, selaku Laboran Informatika Universitas Muhammadiyah Sidoarjo.
5. **Emilia Vega Aura Widyantary**, selaku Asisten Praktikum Sistem Digital yang telah membimbing dan mengajarkan ilmunya selama praktikum berlangsung.
6. Dan semua pihak yang membantu baik materi maupun spiritual dalam pembuatan Laporan Praktikum Sistem Digital ini.

Saya selaku penyusun menyadari bahwa laporan ini masih jauh dari kesempurnaan, untuk itu penyusun mengharapkan kritik dan saran dari berbagai pihak yang sifatnya membangun.

Akhir kata, semoga laporan ini dapat menjadi referensi untuk menambah wawasan para pembaca dan tentunya dapat memberikan manfaat sebagaimana yang diharapkan.

Sidoarjo, 12 November 2025



(**Mochammad Ferdiansyah**)

DAFTAR ISI

KATA PENGANTAR	iii
DAFTAR ISI.....	iv
BAB I PENDAHULUAN.....	1
A. Profil Laboratorium.....	1
B. Manajemen Laboratorium.....	3
SOP	3
A. Penggunaan Laboratorium	8
B. Mesin/Peralatan.....	8
C. Peralatan Pendukung.....	8
BAB II KURIKULUM	9
1. Analisis Materi / Instruksional	9
2. Silabus Praktikum	9
3. Satuan Acara Praktikum (SAP).....	9
BAB III MATERI MODUL.....	12
POKOK BAHASAN I PENGENALAN GERBANG LOGIKA DASAR	12
1.1 TUJUAN	12
1.2 ALAT DAN BAHAN	12
1.3 PEMBAHASAN	12
1.3.1 Gerbang AND	13
1.3.2 Gerbang OR	14
1.3.3 Gerbang NOT.....	14
1.3.4 Gerbang NAND	15
1.3.5 Gerbang NOR.....	15
1.3.6 Gerbang X-OR	16
1.3.7 Gerbang X-NOR	16
1.4 LEMBAR KERJA DAN TUGAS.....	17
REFERENSI	27
POKOK BAHASAN II PERSAMAAN BOOLEAN & PENYEDERHAAN RANGKAIAN LOGIKA MENGGUNAKAN METODE K-MAP.....	29

2.1 TUJUAN	29
2.2 ALAT DAN BAHAN	29
2.3 DASAR DAN TEORI.....	29
2.3.1 Aljabar Boolean	29
2.3.2 K-Map	31
2.4 PEMBAHASAN	31
2.4.1 K-Map 2 Variabel	31
2.4.2 K-Map 3 Variabel	34
2.4.3 K-Map 4 Variabel	36
2.5 LEMBAR KERJA DAN TUGAS.....	39
REFERENSI	53
POKOK BAHASAN III MULTILEVEL NAND AND NOR.....	55
3.1 TUJUAN	55
3.2 ALAT DAN BAHAN	55
3.3 DASAR TEORI	55
3.4 PEMBAHASAN	56
3.4.1 NAND	56
3.4.2 NOR	57
3.5 LEMBAR KERJA DAN TUGAS.....	59
REFERENSI	69
POKOK BAHASAN IV RANGKAIAN ARITMATIKA DIGITAL.....	71
4.1 TUJUAN	71
4.2 ALAT DAN BAHAN	71
4.3 PEMBAHASAN	71
4.4 LEMBAR KERJA DAN TUGAS.....	74
REFERENSI	78
POKOK BAHASAN V ENKODER DAN DEKODER.....	80
5.1 TUJUAN	80
5.2 ALAT DAN BAHAN	80
5.3 PEMBAHASAN	80
5.4 LEMBAR KERJA DAN TUGAS.....	82
REFERENSI	

POKOK BAHASAN VI MULTIPLEKSER DAN DEMULTIPLEKSER	93
6.1 TUJUAN	93
6.2 ALAT DAN BAHAN	93
6.3 PEMBAHASAN	93
6.3.1 MULTIPLEKSER.....	93
6.3.2 DEMULTIPLEKSER	95
6.4 LEMBAR KERJA DAN TUGAS.....	98
REFERENSI	119

BAB I

PENDAHULUAN

A. Profil Laboratorium

Visi Laboratorium:

“Mewujudkan Laboratorium Sistem Digital yang bermutu Tingkat Nasional 2025 di Bidang Informatika dan Komputasi, serta Menjadi Unit Pendukung Kegiatan di Unit Kerja Lain di Lingkungan UMSIDA”.

Misi Laboratorium:

1. Menyelenggarakan praktikum berkualitas, dan pembimbingan berdasarkan kurikulum yang terintegratif dan berkelanjutan untuk seluruh Mahasiswa Informatika
2. Menyediakan sarana dan prasarana untuk kegiatan penelitian, pengembangan dan inovasi dalam bidang Informatika dan Komputer.
3. Memberikan pelayanan Laboratorium yang baik dan bermutu
4. Meningkatkan Kerjasama dengan instansi pemerintah / swasta / masyarakat di bidang Informatika dan Komputer di Tingkat Nasional

Sarana:

1. Tersedianya sarana dan prasarana untuk penunjang kegiatan praktikum.
2. Tersedianya asisten laboratorium dan asisten praktikum yang professional dan sesuai dengan tugasnya.
3. Adanya koordinasi atau kerja sama yang baik antara unit-unit yang terkait.
4. Meningkatnya pengelolaan data akademik.
5. Meningkatnya pelayanan administrasi praktikum.

Tujuan:

1. Mengembangkan sumber daya laboratorium terpadu untuk peningkatan kualitas pelayanan praktikum, penelitian, pembelajaran dan pengembangan masyarakat.
2. Mengembangkan sumber-sumber pendanaan laoratorium yang berkelanjutan.
3. Pengembangan sistem manajemen Laboratorium yang sehat dan harmonis.
4. Mengembangkan kelembagaan laboratorium yang kuat dan dinamis serta meningkatkan kapabilitas dan kompetensi SOM.

Manfaat:

1. Diharapkan dapat memfasilitasi pengembangan mata pelajaran TIK (Teknologi Informasi Komputer) sebagai bagian dasar pemanfaatan teknologi untuk mempersiapkan peserta didik yang memadai agar dimasa depan dapat berperan sebagai kontribusi dari penguasaan komputer.
2. Untuk menunjang proses pembelajaran yang bermutu, teratur dan berkelanjutan.
3. Meningkatkan pengalaman dan keterampilan dalam mengimplementasikan penguasaan komputer pada mata pelajaran lainnya.
4. Memberikan dampak kepada siswa untuk lebih terampil mengkomunikasikan teori dengan praktik dalam proses belajar mengajar.
5. Memberikan pengalaman langsung kepada siswa melalui praktik – praktik lapangan.

Foto Laboratorium :

B. Management Laboratorium

SOP (Standart Operasional Prosedur)

SOP (Standart Operasional Prosedur) adalah suatu pedoman tertulis yang dipergunakan untuk memperlancar kegiatan praktikum Informatika.

A. Tujuan

- a. Meningkatkan efisiensi pelaksanaan kegiatan praktikum di laboratorium Informatika.
- b. Memberikan sanksi bagi pengguna laboratorium yang tidak memenuhi aturan.

B. Pihak Terkait

- a. Mahasiswa;
- b. Dosen;
- c. Laboran;
- d. Asisten; dan
- e. Kalab;

C. Waktu dan Tempat Pelaksanaan

Waktu praktikum sesuai dengan jadwal yang telah ditentukan. Tempat pelaksanaan praktikum di Laboratorium Informatika.

3.1. Jumlah tatap muka

Jumlah tatap muka praktikum Sistem Digital di Laboratorium Sistem Digital menetapkan 6 kali tatap muka.

3.2. Lama praktikum setiap tatap muka

Lama praktikum untuk setiap tatap muka adalah 2 jam dengan pertimbangan bahwa setengah jam pertama untuk persiapan peralatan sedangkan satu setengah jam berikutnya untuk materi praktikum. Jeda waktu antar praktikum 15 menit dengan pertimbangan bahwa diperlukan waktu kurang lebih 15 menit bagi asisten untuk mempersiapkan pelaksanaan praktikum berikutnya.

PROSEDUR PENGGUNAAN LABORATORIUM

1. Tidak menginstal software pada computer yang digunakan
 - a. Tidak menginstal dan menghapus
 - b. Tidak membuat akun didirektori
 - c. Tidak menambah atau mengurangi data yang ada, kecuali yang dibutuhkan
2. Pelanggaran atas aturan ini dikenakan sanksi tidak dapat mengikuti praktikum berikutnya.
3. Asisten harus melaporkan terjadinya pelanggaran ke laboran dan mencatat pelanggaran yang tadi.
4. Kerusakan karena kelalaian praktikan menjadi tanggung jawab praktikan yang bersangkutan.
5. Tidak membawa makanan dan minuman ke dalam laboratorium.

PROSEDUR PELAKSANAAN PRAKTIKUM

1. Laboran menyiapkan laboratorium dan perlengkapannya.
2. Asisten menyiapkan materi praktikum berdasarkan modul praktikum.
3. Mahasiswa melaksanakan praktikum didampingi asisten dan dosen pembimbing
4. Mahasiswa membuat laporan dan diserahkan kepada asisten pada pertemuan berikutnya.
5. Asisten memeriksa dan menandatangani asistensi laporan praktikum mahasiswa
6. Laporan yang telah diperiksa diserahkan kembali kepada mahasiswa
7. Pada akhir praktikum, Dosen memberikan tes/ujian yang harus diikuti oleh semua mahasiswa.
8. Dosen menyerahkan nilai hasil tes/ujian praktikum yang dilaksanakan mahasiswa ke Kepala Laboratorium.
9. Asisten merekap nilai praktikum (20% tugas + 40% pelaksanaan praktikum)
10. Asisten menyerahkan nilai ke Kepala laboratorium.


11. Kepala laboratorium merekap nilai praktikum (20% tugas + 40% pelaksanaan praktikum + 30 % ujian praktikum + 10 % laporan praktikum)
12. Kepala laboratorium menyerahkan nilai praktikum ke BAA.
13. Kalab membuat kartu peserta (lampiran) dengan ketentuan nilai :
Dinyatakan lulus praktikum jika nilai minimal praktikum C.

Nilai Huruf	Range Nilai
A	> 85,1
AB	76 – 85
B	66 – 75
BC	56 – 65
C	46 – 55
D	36 – 45
E	< 35

Tabel 1 Daftar Range Nilai

FLOWCHART PELAKSANAAN PRAKTIKUM

Langkah - langkah yang dilakukan oleh Laboran, Asisten, Mahasiswa, Dosen, dan Kalab disajikan dalam diagram alir pada gambar 3.



Gambar 1. Diagram alir langkah – langkah yang dilakukan oleh Kepala Laboratorium, Asisten, Mahasiswa, dan Dosen Praktikum pada pelaksanaan praktikum.

TATA TERTIB PRAKTIKUM

1. Praktikum dilaksanakan tepat waktu sesuai dengan jadwal yang ditetapkan.
2. Mahasiswa yang terlambat datang atau absen harus memberikan surat/bukti yang dapat dipercaya (surat dokter atau surat keterangan kerja dari perusahaan).
3. Mahasiswa diperkenankan pindah kelompok/jam/hari praktikum dengan syarat mengkonfirmasi 1 minggu sebelum melaksanakan praktikum melalui Koordinator Praktikum dan Kepala Lab.
4. Mahasiswa yang tidak hadir pada saat jadwal yang telah ditentukan diperkenankan mengikuti praktikum berikutnya dengan membayar denda permodul praktikum pada bank yang di tunjuk oleh UMISDA selama proses praktikum masih berlangsung.

5. Mahasiswa harus berbusana yang sopan dan rapi (tidak diperkenankan memakai kaos oblong dan sandal atau sepatu sandal) serta membawa kartu identitas diri (kartu anggota) selama praktikum. (DIBELI DI LAB)
6. Mahasiswa harus meminjam alat praktikum dengan cara mengisi lembaran bon pinjaman alat yang tersedia.
7. Praktikum dianggap selesai jika mahasiswa telah menyerahkan laporan sementara dan alat yang dipinjam dalam keadaan baik, bersih, dan rapi.
8. Kerusakan alat yang dipinjam oleh mahasiswa menjadi tanggung jawab penuh kelompok mahasiswa yang bersangkutan.
9. Selama praktikum berlangsung, mahasiswa dilarang merokok, makan bergurau, bermain alat, menghidupkan Hand Phone, atau pun keluar masuk ruangan tanpa seijin dosen pembimbing / asisten pendamping.
10. Setelah melakukan praktikum, mahasiswa harus membuat laporan sementara hasil pengamatan praktikum rangkap dua dan menyerahkan kepada dosen pembimbing / asisten pada saat meninggalkan ruangan untuk ditanda tangani (YANG NANTINYA DILAMPIRKAN DALAM LAPORAN AKHIR).
11. Mahasiswa yang tidak melaksanakan praktikum 1 Modul dinyatakan tidak lulus.
12. Laporan Akhir Praktikum, cover-nya menggunakan Standar Fakultas dan Laporan diserahkan 2 minggu setelah jadwal masing-masing kelompok.
13. Apabila Laporan diserahkan lebih dari 2 minggu maka dinyatakan TIDAK LULUS dan laporan Praktikum diserahkan ke koordinator praktikum dan kepala lab.
14. Mahasiswa yang dinyatakan tidak lulus Praktikum harus mengulang dijadwal praktikum berikutnya dengan membayar biaya praktikum yang telah ditentukan oleh Universitas melalui bank yang ditunjuk oleh UMSIDA.

Alat Laboratorium

Di laboratorium Fakultas Sains dan Teknologi Universitas Muhammadiyah Sidoarjo memiliki peralatan Laboratorium yang ada untuk menunjang pelaksanaan praktikum yang berupa:

1. Modul Praktikum Sistem Digital
2. Komputer
3. LCD
4. Papan Tulis

Inventaris Laboratorium

A. Penggunaan Laboratorium

Penggunaan laboratorium ini digunakan untuk kegiatan praktikum Sistem Digital dan untuk kegiatan penelitian dalam bidang Perangkat Lunak, Verifikasi dan Validasi Perangkat Lunak, Evolusi Perangkat Lunak Pembuatan Game, Pemrograman Perangkat Mobile, dan Realitas Virtual.

B. Mesin / Peralatan

Di dalam laboratorium ini peralatan yang dimiliki antara lain:

- a. Komputer : 25 unit komputer PC lengkap
- b. Sistem Operasi : Windows 10 dan Windows 11
- c. Aplikasi yang digunakan : Microsoft Office, Digital Works

C. Peralatan Pendukung

Software yang digunakan dalam praktikum Sistem Digital adalah Digital Works 3.0

BAB II

KURIKULUM

1. Analisis Materi / Intruksional (TIU, TIK)

Mahasiswa diharapkan dapat:

1. Melakukan perencanaan, desain dan membangun sebuah Sistem Digital

2. Silabus Praktikum

Silabus Praktikum Sistem Digital:

- a. Pengenalan Gerbang Logika Dasar
- b. Persamaan Boolean dan Penyederhanaan rangkaian Logika (Menggunakan K-MAP)
- c. Multilevel NAND dan NOR
- d. Rangkaian Aritmatika Digital
- e. Enkoder dan Dekoder
- f. Multiplexer dan Demultiplexer

3. Satuan Acara Praktikum (SAP)

Pertemuan	TIK	Topik	Subtopik
Ke - 1	Mahasiswa memahami pengoperasian, rangkaian, serta penerapan gerbang logika	• Gerbang Logika	Mahasiswa memahami pengoperasian, rangkaian, serta penerapan gerbang logika

Ke – 2	Mahasiswa memahami rangkaian logika dengan Boolean dan K- map	- Boolean K – Map	Mahasiswa memahami rangkaian logika dengan Boolean dan K-map
Ke - 3	Mahasiswa dapat mengimplementasikan teorema de morgan ke bentuk NAND, NOR	- NAND NOR	Mahasiswa dapat mengimplementasikan teorema de morgan ke bentuk NAND, NOR
Ke - 4	Memahami rangkaian half adder dan full adder serta half subtractor dan Buol Subtractor	- Adder 1. - Subtractor	Memahami rangkaian half adder dan full adder serta half subtractor dan Buol subtractor
Ke - 5	Mahasiswa memahami rangkaian enkoder dan decoder	- Enkoder a) - Dekoder	Mahasiswa memahami rangkaian enkoder dan dekoder
Ke - 6	Mahasiswa memahami rangkaian multiplexer dan demultiplexer	- Multiplexer - Demultiplexer	Mahasiswa memahami rangkaian multiplexer dan demultiplexer



**LABORATORIUM INFORMATIKA
PROGRAM STUDI INFORMATIKA
FAKULTAS SAINS DAN TEKNOLOGI
UNIVERSITAS MUHAMMADIYAH SIDOARJO
2025 – 2026**

Lembar Asistensi

Praktikum Sistem Digital

Pokok Bahasan I

Judul : Pengenalan Gerbang Logika Dasar
Nama : Mochammad Ferdiansyah
NIM : 251080200060
Kelompok : 8
Dilaksanakan : 12 November 2025

Mengetahui,

Dosen Praktikum

(Suhendro Busono, S,ST., M.Kom)

Asisten Praktikum

(Emilia Vega Aura Widyantary)

BAB III
MATERI MODUL
POKOK BAHASAN I

Pengenalan Gerbang Logika Dasar

1.1 TUJUAN

Setelah menyelesaikan percobaan ini mahasiswa diharapkan mampu:


- a. Memahami pengoperasian gerbang logika dasar
- b. Merancang dasar – dasar rangkaian logika
- c. Menjalankan modul rangkaian logika
- d. Menerapkan gerbang – gerbang dasar dalam bentuk Rangkaian terintegrasi

1.2 ALAT DAN BAHAN


- a. Komputer
- b. Digital Works
- c. Microsoft Office

1.3 PEMBAHASAN

Tampilan Digital Works




Dalam lembar kerja di atas terdapat 6 point penting toolbar yang akan dijelaskan dalam gambar berikut.



1. Gerbang AND

Gerbang AND memerlukan 2 atau lebih masukan (Input) untuk menghasilkan hanya 1 keluaran (Output). Gerbang AND akan menghasilkan keluaran (Output) Logika 1 jika semua masukan (Input) bernilai Logika 1 dan akan menghasilkan keluaran (Output) Logika 0 jika salah satu dari masukan (Input) bernilai Logika 0. Rangkaian AND dinyatakan sebagai $Z=A*B$ atau $Z=AB$ (tanpa simbol).

Simbol Gerbang AND



2. Gerbang OR

Gerbang OR memerlukan 2 atau lebih masukan (Input) untuk menghasilkan hanya 1 keluaran (Output). Gerbang OR akan menghasilkan keluaran (Output) 1 jika salah satu dari masukan (Input) bernilai Logika 1 dan jika ingin menghasilkan keluaran (Output) Logika 0, maka semua masukan (Input) harus bernilai Logika 0. Rangkaian OR dinyatakan sebagai $Z = A + B$.

Simbol Gerbang OR



3. Gerbang NOT

Gerbang NOT hanya memerlukan sebuah masukan (Input) untuk menghasilkan hanya 1 keluaran (Output). Gerbang NOT disebut juga dengan inverter (Pembalik) karena menghasilkan keluaran (Output) yang berlawanan (kebalikan) dengan masukan atau inputnya. Berarti jika kita ingin mendapatkan keluaran (Output) dengan nilai Logika 0 maka input atau Masukannya harus bernilai Logika 1. Rangkaian dinyatakan sebagai $Z = \bar{A}$


Simbol Gerbang NOT



4. Gerbang NAND

Arti NAND adalah NOT AND, gerbang NAND merupakan kombinasi dari gerbang NOT dan gerbang AND. Gerbang NAND akan menghasilkan keluaran (Output) Logika 0 apabila semua masukan (Input) pada logika 1 dan jika terdapat sebuah masukan (Input) yang bernilai Logika 0 akan menghasilkan keluaran (Output) Logika 1. Rangkaian NAND dinyatakan sebagai $Z = \overline{A * B}$

Simbol Gerbang NAND



5. Gerbang NOR

Arti NOR adalah NOT OR, gerbang NOR merupakan kombinasi dari gerbang NOT dan gerbang OR yang menghasilkan kebalikan dari keluaran (Output) gerbang OR. Gerbang NOR akan menghasilkan keluaran (Output) Logika 0 jika salah satu dari masukan (Input) bernilai Logika 1 dan jika ingin mendapatkan keluaran (Output) Logika 1, maka semua masukan (Input) harus bernilai Logika 0. Rangkaian NOR dinyatakan sebagai $Z = \overline{A + B}$

Simbol Gerbang NOR



6. Gerbang X-OR

X-OR adalah Singkatan dari *Exclusive* OR yang terdiri dari 2 masukan (Input) dan 1 keluaran (Output) Logika. Gerbang X-OR akan menghasilkan keluaran (Output) Logika 1 jika semua masukan-masukannya (Input) mempunyai nilai Logika yang berbeda. Jika nilai Logika Inputnya sama, maka akan memberi hasil keluaran (Output) Logika 0. Rangkaian X-OR dinyatakan sebagai $Z = (\bar{A}*B) + (A*\bar{B}) = A \oplus B$

Simbol Gerbang X-OR



7. Gerbang X-NOR

Seperti gerbang X-OR, gerbang X-NOR juga terdiri dari 2 masukan (Input) dan 1 keluaran (Output). X-NOR adalah Singkatan dari *Exclusive* NOR dan merupakan kombinasi dari gerbang X-OR dan gerbang NOT. Gerbang X-NOR akan menghasilkan keluaran (Output) Logika 1 jika semua masukan (Input) Logika yang sama dan akan menghasilkan keluaran (Output) Logika 0 jika semua masukan (Input) bernilai Logika yang berbeda. Hal ini merupakan kebalikan dari gerbang X-OR. Rangkaian X-NOR dinyatakan sebagai $Z = \overline{(A \oplus B)} = A \odot B$

Simbol Gerbang X-NOR




1.4 LEMBAR KERJA DAN TUGAS

1. Menguji setiap gerbang AND, OR, NOT, NAND, NOR, X-OR, X-NOR tampilkan hasil output disetiap inputan dan buat table kebenaran dari masing - masing gerbang.


Jawaban :

1.




INPUT		OUTPUT
A	B	
0	0	0
1	0	0
0	1	0
1	1	1

2. Gerbang logika OR




INPUT		OUTPUT
A	B	
0	0	0
1	0	1
0	1	1
1	1	1

3. Gerbang logika NOT




INPUT	OUTPUT
A	
0	1
1	0

4. Gerbang logika NAND




INPUT		OUTPUT
A	B	
0	0	1
1	0	1
0	1	1
1	1	0

5. Gerbang logika NOR




INPUT		OUTPUT
A	B	
0	0	1
1	0	0
0	1	0
1	1	0

6. Gerbang logika X-OR



INPUT		OUTPUT
A	B	
0	0	0
1	0	1
0	1	1
1	1	0

7. Gerbang logika X-NOR




INPUT		OUTPUT
A	B	
0	0	1
1	0	0
0	1	0
1	1	1


2. Dengan menggunakan "Digital Works", Cobalah rnernbuat rangkaian seperti gambar dibawah ini. Buat table kebenaran serta Tampilkan basil outputnya.

Jawaban:


1. 0000




2. 0001




3. 0010




4. 0011




5. 0100




6. 0101




7. 0110




8. 0111




9. 1000




10. 1001




11. 1010




12. 1011




13. 1100




14. 1101



15. 1110











16. 1111



NO	INPUT				OUTPUT
	A	B	C	D	
1	0	0	0	0	1
2	0	0	0	1	0
3	0	0	1	0	1
4	0	0	1	1	1
5	0	1	0	0	1
6	0	1	0	1	0
7	0	1	1	0	1
8	0	1	1	1	0
9	1	0	0	1	1
10	1	0	0	1	0
11	1	0	1	0	1
12	1	0	1	1	0
13	1	1	0	0	1
14	1	1	0	1	1
15	1	1	1	0	1
16	1	1	1	1	1

3. Buatlah Rangkaianannya dan table kebenaran. Serta tampilkan basil output nya. $Z = A\bar{B} + \bar{A}B + ABC$.
Jawaban:



TABEL KEBENARAN

INPUT			OUTPUT
A	B	C	
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	0
1	1	1	1

REFERENSI

1. Modul praktikum rangkaian logika, Fakultas Teknik Universitas Muhammadiyah, Sidoarjo. 2005
2. Ir. Samuel H. Tirtamihardja, Msc. Elektronika Digital, Edisi Pertama, Andi Yogyakarta, 1996.
3. Roger L Tokheim Elektronika Digital, Edisi Dua, Erlangga, Jakarta, 1990
4. Kurniawan Freddy, S.T., Sistem Digital Konsep dan Aplikasi, Edisi Pertama, Gava Media, Yogyakarta, 2005



**LABORATORIUM INFORMATIKA
PROGRAM STUDI INFORMATIKA
FAKULTAS SAINS DAN TEKNOLOGI
UNIVERSITAS MUHAMMADIYAH SIDOARJO
2025 – 2026**

Lembar Asistensi

Praktikum Sistem Digital

Pokok Bahasan II

Judul : Persamaan Boolean & Penyederhanaan
Rangkaian Logika Menggunakan
Metode K-Map
Nama : Mochammad Ferdiansyah
NIM : 251080200060
Kelompok : 8
Dilaksanakan : 12 November 2025

Mengetahui,

Dosen Praktikum

(Suhendro Busono, S.ST., M.Kom)

Asisten Praktikum

(Emilia Vega Aura Widyantary)

POKOK BAHASAN II

PERSAMAAN BOOLEAN & PENYEDERHANAAN RANGKAIAN LOGIKA MENGGUNAKAN METODE K- MAP

2.1 TUJUAN

Setelah menyelesaikan percobaan ini Mahasiswa diharapkan mampu:

1. Membuat sebuah rangkaian logika sederhana melalui persamaan Boolean dan tabel kebenaran yang diketahui.
2. Menggunakan K-Map untuk memecahkan persoalan desain rangkaian logika sederhana.

2.2 ALAT DAN BAHAN

1. Komputer / Laptop
2. Digital Works

2.3 DASAR DAN TEORI

2.3.1 Aljabar Boolean

Aljabar Boolean memuat variable dan simbol operasi untuk gerbang logika. Simbol yang digunakan pada aljabar Boolean adalah: (.) untuk AND, (+) untuk OR, dan () untuk NOT. Rangkaian logika merupakan gabungan beberapa gerbang, untuk mempermudah penyelesaian perhitungan secara aljabar dan pengisian tabel kebenaran digunakan sifat-sifat aljabar Boolean.

Dalam aljabar boolean digunakan 2 konstanta yaitu logika 0 dan logika 1. Ketika logika tersebut diimplementasikan kedalam rangkaian logika maka logika tersebut akan bertaraf sebuah tegangan. Kalau logika 0 bertaraf tegangan rendah (active low) sedangkan kalau logika 1 bertaraf tegangan tinggi (active high). Pada teori – teori aljabar boolean ini berdasarkan aturan– aturan dasar hubungan antara variabel – variabel Boolean.

➤ Dalil – dalil Boolean (Boolean postulates)

- ✓ P1: $X = 0$ atau $X = 1$
- ✓ P2: $0, 0 = 0$
- ✓ P3: $1 + 1 = 1$
- ✓ P4: $0 + 0 = 0$
- ✓ P5: $1 \cdot 1 = 1$
- ✓ P6: $1 \cdot 0 = 0 \cdot 1 = 0$
- ✓ P7: $1 + 0 = 0 + 1 = 1$

➤ Theorema Aljabar Boolean

- ✓ T1: Commutative Law
 - $A + B = B + A$
 - $A \cdot B = B \cdot A$
- ✓ T2: Associative Law
 - a. $(A + B) + C = A + (B + C)$
 - b. $(A \cdot B) \cdot C = A \cdot (B \cdot C)$
- ✓ T3: Distributive Law
 - a. $A \cdot (B + C) = A \cdot B + A \cdot C$
 - b. $A + (B \cdot C) = (A + B) \cdot (A + C)$
- ✓ T4: Identity Law
 - a. $A + A = A$
 - b. $A \cdot A = A$
- ✓ T5: Negation Law
 - a. $(A') = A'$
 - b. $(A')' = A$
- ✓ T6: Redundant Law
 - a. $A + A \cdot B = A$
 - b. $A \cdot (A + B) = A$
- ✓ T7: $0 + A = A$
 - $1 \cdot A = A$
 - $1 + A = 1$
 - $0 \cdot A = 0$

- ✓ T8: $A' + A = 1$
 $A' + A = 0$
- ✓ T9: $A + A' \cdot B = A + B$ $A \cdot (A' + B) = A \cdot B$
- ✓ T10: De Morgan's Theorem


2.3.2 K-Map

Peta Karnaugh (Karnaugh Map, K-map) dapat digunakan untuk menyederhanakan persamaan logika yang menggunakan paling banyak enam variabel. Dalam laporan ini hanya akan dibahas penyederhanaan persamaan logika hingga empat variabel. Penggunaan persamaan logika dengan lima atau enam variabel disarankan menggunakan program komputer.

Peta merupakan gambar suatu daerah. Peta karnaugh menggambarkan daerah logika yang telah dijabarkan pada tabel kebenaran. Penggambaran daerah pada peta karnaugh harus mencakup semua logika. Daerah pada Peta Karnaugh dapat tumpang tindih antara satu kombinasi variabel dengan kombinasi variabel yang lain.

2.4 PEMBAHASAN

2.4.1 K-Map 2 Variabel



Pada K-Map 2 variabel, variabel yang digunakan yaitu 2, Misalnya variabel A & B.


Catatan :

- Untuk setiap variabel yang memiliki aksen, maka di dalam tabel ditulis 0.
- Untuk setiap variabel yang tidak memiliki aksen, maka di dalam tabel ditulis 1.


Contoh : A' (ditulis 0), B (ditulis 1)

Desain/model pemetaan K-Map 2 variabel dapat dibentuk dengan 2 cara seperti pada Gambar dibawah ini. Pada pembahasan ini, penulis menggunakan desain pemetaan Model 2 seperti berikut:

Desain Pemetaan K-Map 2 Variabel



Atau dapat ditulis seperti berikut :



Dalam menentukan hasil pemetaan, ambil daerah yang berbentuk seperti berikut:

Menentukan Hasil Pemetaan


Dalam menentukan hasil pemetaan, ambil daerah yang berbentuk seperti berikut :




Pola Vertikal



Pola Horizontal



Pola Persegi



Pola Persegi Panjang

Contoh soal:

Sederhanakan persamaan logika berikut dengan K-Map : $y = A'B' + AB'$

Pembahasan Soal

$$y = A'B' + AB'$$

Masukkan nilai ke dalam area yang dilalui kolom **A'** dan baris **B'**. Setiap operasi nilai yang dimasukkan yaitu 1.

Masukkan nilai ke dalam area yang dilalui kolom **A** dan baris **B'**.


	A	A'	A	
B		1	1	0
B'				1
	0	1		

Cara menentukan hasilnya yaitu dengan melihat pemetaan yang berisi angka 1 tersebut. **Tampak hasil pemetaan berada pada seluruh area baris B' (Lihat garis biru yang melingkupi berbentuk pola horizontal).** Sehingga B' merupakan hasil penyederhanaannya.


$$y = A'B' + AB'$$

$$y = B'$$

2.4.2 K-Map 3 Variabel



K-MAP 3 VARIABEL



Pada K-Map 3 variabel, variabel yang digunakan yaitu 3. Misalnya variable A, B & C.

Desain pemetaan K-Map 3 variabel dapat dibentuk dengan 4 cara seperti pada Gambar dibawah ini. Pada pembahasan ini, penulis hanya menggunakan desain pemetaan Model 2 seperti berikut:

Desain Pemetaan K-Map 3 Variabel

Model II

Map value

	AB	00	01	11	10
C	0	A'B'C' 0	A'BC' 2	ABC' 6	AB'C' 4
1		A'B'C 1	A'BC 3	ABC 7	AB'C 5

Atau dapat ditulis seperti berikut :

	AB	A'B'	A'B	AB	AB'	
C						
C'						0
C						1
		00	01	11	10	

Contoh soal :

Sederhanakan persamaan logika berikut dengan K-Map :

$$y = ABC' + ABC + AB'C + AB'C'$$

Pembahasan Soal

$$y = ABC' + ABC + AB'C + AB'C'$$

	AB	A'B'	A'B	AB	AB'	
C						
C'				1	1	0
C				1	1	1
		00	01	11	10	


ABC' (pointing to top-right cell)
 ABC (pointing to bottom-left cell)
 $AB'C'$ (pointing to top-right cell)
 $AB'C$ (pointing to bottom-right cell)

Cara menentukan hasilnya yaitu dengan melihat pemetaan yang berisi angka 1 tersebut.

Tampak hasil pemetaan berada pada seluruh area kolom AB dan kolom AB' (Lihat garis biru yang melingkupi berbentuk pola vertikal). Sehingga persamaan yang didapat dari garis biru yang melingkupi adalah :

$$AB + AB'$$

Hasil tersebut masih dapat disederhanakan. Dari hasil tersebut tampak variabel tersisa 2, yaitu variabel A & B. Untuk itu, gunakan K-Map 2 variabel untuk mencari penyederhanaannya lagi.



Cara menentukan hasilnya yaitu dengan melihat pemetaan yang berisi angka 1 tersebut.

Tampak hasil pemetaan berada pada seluruh area kolom A (Lihat garis biru yang melingkupi berbentuk pola vertikal). Sehingga A merupakan hasil penyederhanaannya.

$$y = ABC' + ABC + AB'C + AB'C'$$

$$y = AB + AB'$$

$$y = A$$

2.4.3 K-Map 4 Variabel

K-MAP 4 VARIABEL

Tabel Kebenaran

Map value	A	B	C	D	Y
0	0	0	0	0	
1	0	0	0	1	
2	0	0	1	0	
3	0	0	1	1	
4	0	1	0	0	
5	0	1	0	1	
6	0	1	1	0	
7	0	1	1	1	
8	1	0	0	0	
9	1	0	0	1	
10	1	0	1	0	
11	1	0	1	1	
12	1	1	0	0	
13	1	1	0	1	
14	1	1	1	0	
15	1	1	1	1	

Model I

AB \ CD	00	01	11	10
00	A'B'C'D' ₀	A'B'C'D ₁	A'B'CD ₃	A'B'CD' ₂
01	A'BC'D' ₄	A'BC'D ₅	A'BCD ₇	A'BCD' ₆
11	ABCD' ₁₂	ABCD ₁₃	ABCD ₁₅	ABCD' ₁₄
10	AB'C'D' ₈	AB'C'D ₉	AB'CD ₁₁	AB'CD' ₁₀

Model II

CD \ AB	00	01	11	10
00	A'B'C'D' ₀	A'BC'D' ₄	ABCD' ₁₂	AB'C'D' ₈
01	A'B'C'D ₁	A'BC'D ₅	ABCD ₁₃	AB'C'D ₉
11	A'B'C'D' ₃	A'BCD ₇	ABCD ₁₅	AB'CD ₁₁
10	A'B'CD' ₂	A'BCD' ₆	ABCD' ₁₄	AB'CD' ₁₀

Pada KMap 4 variabel, variabel yang digunakan. Misalnya variabel A, B, C & D.

Desain pemetaan K-Map 4 variabel dapat dibentuk dengan 2 cara seperti pada Gambar dibawah ini. Pada pembahasan ini, penulis hanya menggunakan desain pemetaan Model 2 seperti berikut:

Desain Pemetaan K-Map 4 Variabel

Model II

AB \ CD	00	01	11	10
00	A'B'C'D' 0	A'BC'D' 4	ABC'D' 12	AB'C'D' 8
01	A'B'C'D 1	A'BC'D 5	ABC'D 13	AB'C'D 9
11	A'B'CD 3	A'BCD 7	ABCD 15	AB'CD 11
10	A'B'CD' 2	A'BCD' 6	ABCD' 14	AB'CD' 10

Atau dapat ditulis seperti berikut :

AB \ CD	A'B'	A'B	AB	AB'	
C'D'					00
C'D					01
CD					11
CD'					10
	00	01	11	10	

Contoh soal :

Sederhanakan persamaan logika berikut dengan K-Map :

$$y = ABC'D' + ABC'D + ABCD + ABCD' + AB'CD + AB'CD'$$

Pembahasan Soal

$$y = ABC'D' + ABC'D + ABCD + ABCD' + AB'CD + AB'CD'$$

AB \ CD	A'B'	A'B	AB	AB'	
C'D'			1		00
C'D			1		01
CD			1	1	11
CD'			1	1	10
	00	01	11	10	

Daerah pertama

Daerah kedua

ABC'D'

ABC'D

AB'CD

AB'CD'

ABCD

ABCD'

Cara menentukan hasilnya yaitu dengan melihat pemetaan yang berisi angka 1 tersebut. K-Map memungkinkan terdapat daerah yang harus dibagi menjadi beberapa daerah sesuai dengan pola yang telah ditentukan. Pada soal ini dibagi menjadi 2 daerah, yaitu daerah yang berpola vertikal dan daerah yang berpola persegi. Sehingga persamaan yang didapat dari garis biru yang melingkupi adalah :

1. Daerah pertama (Pola vertikal)

$$\cancel{ABC'D} + \cancel{ABC'D} \rightarrow \text{Seleksi variabel yang sama} \\ = ABC'$$

2. Daerah kedua (Pola persegi)

$$\cancel{ABCD} + \cancel{ABCD} + \cancel{AB'CD} + \cancel{AB'CD} \rightarrow \text{Seleksi variabel yang sama.} \\ = AC$$

Sehingga hasil penyederhanaan yang didapat adalah :

$$y = \text{Daerah pertama} + \text{daerah kedua}$$

$$y = ABC' + AC$$

$$y = \underbrace{ABC'D + ABC'D}_{ABC'} + \underbrace{ABCD + ABCD' + AB'CD + AB'CD'}_{AC}$$



$$y = ABC' + AC$$



2.5 LEMBAR KERJA DAN TUGAS



1. Gambarkan Rangkaian Persamaan logika berikut :



$$y = A'BC'D + A'B'C'D' + A'B'C'D + A'BC'D' + ABCD' + A'BCD + ABCD + A'BCD.$$



Jawaban:























Tabel Kebenaran:

A	B	C	D	Y
0	0	0	0	1
0	0	0	1	1
0	0	1	0	0
0	0	1	1	0
0	1	0	0	1
0	1	0	1	1
0	1	1	0	1
0	1	1	1	1
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	0
1	1	0	0	0
1	1	0	1	0
1	1	1	0	1
1	1	1	1	1

2. Pada soal No.I Sederhanakan Persamaan Logika dengan K-Map dan Gambarkan Rangkaian dari hasil penyederhanaan

Jawaban:

a. K – Map



CD \ AB	00	01	11	10
00	1	1	0	0
01	1	1	1	1
11	0	0	1	1
10	0	0	0	0





$$0000 + 0001 + 0100 + 0101 = A'C'$$



$$0111 + 0110 + 1111 + 1110 = BC$$

$$Y = A'C' + BC$$

b. Rangkaian







Tabel Kebenaran:

A	B	C	Y
0	0	0	1
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	1

3. Bandingkan hasil output rangkaian No. 1 dan 2

A, Tabel kebenaran nomor 1

Tabel Kebenaran:

A	B	C	D	Y
0	0	0	0	1
0	0	0	1	1
0	0	1	0	0
0	0	1	1	0
0	1	0	0	1
0	1	0	1	1
0	1	1	0	0
0	1	1	1	1
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	0
1	1	0	0	0
1	1	0	1	0
1	1	1	0	1
1	1	1	1	1

B. Tabel kebenaran rangkaian Nomor 2

Tabel Kebenaran:

A	B	C	Y
0	0	0	1
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	1

KESIMPULAN : Dapat kita lihat dari soal bahwa jumlah input yang berbeda dan hal tersebut yang menyebabkan output juga berbeda. Jika pada soal nomor 1 akan ada 16 kombinasi angka dan menghasilkan outup yang berbeda dengan kombinasi nomor 2, sedangkan pada nomor 2 hanya ada 8 kombinasi sehingga hal ini menyebabkan perbedaan juga

REFERENSI

1. Modul praktikum rangkaian logika, Fakultas Teknik Universitas Muhammadiyah, Sidoarjo. 2005.
2. Ir. Samuel H. Tirtamaihardja, MSc. Elektronika Digital, Edisi Pertama, Andi Yogyakarta, 1996
3. Roger L Tokheim, Elektronika Digital, Edisi Dua, Erlangga, Jakarta, 199
4. Kurniawan, Freddy, S.T., Sistem Digital Konsep dan Aplikasi, Edisi Pertama, Gava Media, Yogyakarta, 2005



**LABORATORIUM INFORMATIKA
PROGRAM STUDI INFORMATIKA
FAKULTAS SAINS DAN TEKNOLOGI
UNIVERSITAS MUHAMMADIYAH SIDOARJO
2025 – 2026**

Lembar Asistensi

Praktikum Sistem Digital

Pokok Bahasan III

Judul : Multilevel NAND dan NOR
Nama : Mochammad Ferdyansyah
NIM : 251080200060
Kelompok : 8
Dilaksanakan : 12 November 2025

Mengetahui,

Dosen Praktikum

(Suhendro Busono, S,ST., M.Kom)

Asisten Praktikum

(Emilia Vega Aura Widyantary)

POKOK BAHASAN III

MULTILEVEL NAND AND NOR

3.1 TUJUAN

Setelah menyelesaikan percobaan ini Mahasiswa diharapkan mampu :

1. Mengerti cara meng-implementasikan teorema de Morgan ke bentuk NAND dan NOR
2. Membuat rangkaian pengganti AND, OR, NOT ke NAND dan NOR dengan persamaan de Morgan
3. Merubah rangkaian AND, OR, NOT menjadi NAND atau NOR saja secara langsung.

3.2 ALAT DAN BAHAN

1. Komputer
2. Digital Works

3.3 DASAR TEORI

Gerbang NAND dan NOR merupakan gerbang universal, artinya hanya dengan menggunakan jenis gerbang NAND saja atau NOR saja dapat menggantikan fungsi dari 3 gerbang dasar yang lain (AND, OR, NOT). Multilevel, artinya : dengan mengimplementasikan gerbang NAND atau NOR, akan ada banyak level / tingkatan mulai dari sisi input sampai ke sisi output. Keuntungan pemakaian NAND saja atau NOR saja dalam sebuah rangkaian digital adalah dapat mengoptimalkan pemakaian seluruh gerbang yang terdapat dalam sebuah IClogika sehingga kita bisa lebih mengirit biaya dan juga irit tempat karena tidak terlalu banyak IC yang digunakan (padahal tidak semua gerbang yang ada dalam IC tersebut yang digunakan). Adapun cara melakukan konversinya dapat kita lakukan dengan dua cara yaitu:

1. Melalui penyelesaian persamaan logika/boolean
2. Langsung menggunakan gambar padanan

3.4 PEMABAHASAN

3.4.1 NAND

Diketahui sebuah persamaan logika sebagai berikut:

$$Y = (A+B)C + \overline{A}C$$

Selesaikan persamaan tersebut hanya dengan gerbang NAND saja.

Jawab:

$$\begin{aligned} Y &= (A+B)C + \overline{A}C \\ &= AC + BC + \overline{A}C \end{aligned}$$

← Uraikan berdasarkan Hukum Boolean


$$= \overline{\overline{AC + BC + \overline{A}C}}$$

← *Double bar*-kan seluruh persamaan
(tidak mengubah nilai fungsi)

$$= \overline{AC \cdot BC \cdot \overline{A}C}$$

← selesaikan dengan De Morgan untuk Bar yang bawah
(seluruh persamaan sudah dalam bentuk NAND)


Kalau persamaan awal (soal) kita buat rangkaian digitalnya, maka akan terlihat rangkaian seperti berikut:



Rangkaian Asal

Pada gambar di atas dapat kita lihat bahwa rangkaian terdiri dari satu buah gerbang NOT, dua buah gerbang AND dan dua buah gerbang OR. Ini artinya kita harus membeli tiga macam IC yaitu AND, OR dan NOT, tetapi tidak semua gerbang yang ada dalam IC tersebut terpakai dalam rangkaian. Artinya adalah kita sudah melakukan pemubaziran (membuang sia-sia) gerbang lainnya, padahal kita sudah beli dan banyak memakan tempat. Setelah

penyederhanaan dengan menggunakan persamaan logika di atas kita dapat membuat rangkaian logika baru dengan gerbang NAND saja yang kalau kita gambarkan rangkaianannya seperti berikut:



Rangkaian Dengan NAND saja

Dengan cara di atas terlihat kita hanya menggunakan dua IC NAND untuk membangun sebuah rangkaian yang berfungsi sama. Ini berarti kita sudah bisa menghemat uang dan tempat.

3.4.2 NOR

Selesaikanlah persamaan tersebut dengan menggunakan gerbang NOR saja.

Jawab:

$$Y = (A+B)C + \bar{A}\bar{C}$$

$$Y = AC + BC + \bar{A}\bar{C}$$

← Uraikan menurut Hk. Boolean


$$Y = \overline{\overline{AC} + \overline{BC} + \overline{\bar{A}\bar{C}}}$$

← Double bar-kan seluruh persamaan dan masing-masing minterm

$$Y = \overline{(\overline{\bar{A}\bar{C}}) + (\overline{\bar{B}\bar{C}}) + (\overline{\bar{A}\bar{C}})}$$


← selesaikan dengan de Morgan untk masing-masing minterm

Rangkaian asalnya adalah:



Rangkaian Asal

Sedangkan rangkaian setelah diubah ke bentuk NOR saja adalah sebagai berikut:



Rangkaian Dengan NOR saja




Dari gambar terlihat bahwa dengan membuat rangkaian menjadi berbentuk NOR saja kita tetap hanya membutuhkan dua buah IC saja yang terpakai semuanya (tidak mubazir atau terbuang).




3.5 LEMBAR KERJA DAN TUGAS



1. Diketahui sebuah fungsi dengan persamaan $Y = (A + B)C + ABC + \bar{A}B$.

Buatlah rangkaian.

Jawaban:










Tabel Kebenaran:





A	B	C	Y
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	1


2. Ubahlah rangkaian soal Nomor 1 menjadi NAND saja dan rangkaian NOR saja.

Jawaban:

- a. Rangkaian NAND Nomor 1







Tabel Kebenaran:

A	B	C	Y
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	1

Rangkaian NAND saja, $Y = \overline{AC} \cdot \overline{BC} \cdot \overline{ABC} \cdot \bar{A}B$





$$Y = (A+B)C + ABC + \bar{A}B$$





$$\overline{AC + BC + ABC} + \bar{A}B$$

$$\overline{AC + BC + ABC} + \bar{A}B$$

$$\overline{AC \cdot BC \cdot ABC} \cdot \bar{A}B$$

b. Rangkaian NOR Nomor 1





Tabel Kebenaran:

A	B	C	Y
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	1

Rangkaian NOR saja, $Y = (\bar{A} + \bar{B}) + (\bar{B} + \bar{C}) + (\bar{A} + \bar{B} + \bar{C}) + (A + \bar{C})$

$$Y = (A+B)C + ABC + \bar{A}B$$

$$\frac{AC + BC + ABC + AB}{\bar{A}\bar{C} + \bar{B}\bar{C} + \bar{A}BC + \bar{A}B}$$

$$\frac{\bar{A}\bar{C} + \bar{B}\bar{C} + \bar{A}BC + \bar{A}B}{(\bar{A} + \bar{C}) + (\bar{B} + \bar{C}) + (\bar{A} + \bar{B} + \bar{C}) + (\bar{A} + \bar{B})}$$

3. Bandingkan hasil output rangkaian No.1 dan 2.

a. Tabel Kebenaran Nomor 2 Rangkaian NAND

Tabel Kebenaran:

A	B	C	Y
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	1

b. Tabel Kebenarran Nomor 2 Rangkaian NOR

Tabel Kebenaran:

A	B	C	Y
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	1

REFERENSI

1. Modul praktikum rangkaian logika, Fakultas Teknik Universitas Muhammadiyah, Sidoarjo. 2005.
2. Ir. Samuel H. Tirtamaihardja, MSc. Elektrika Digital, Edisi Pertama, Andi Yogyakarta, 1996
3. Roger L Tokheim, Eleltronika Digital, Edisi Dua, Erlangga, Jakarta, 1990
4. Kurniawan, Freddy, S.T., Sistem Digital Konsep dan Aplikasi, Edisi Pertama, Gava Media, Yogyakarta



**LABORATORIUM INFORMATIKA
PROGRAM STUDI INFORMATIKA
FAKULTAS SAINS DAN TEKNOLOGI
UNIVERSITAS MUHAMMADIYAH SIDOARJO
2025 – 2026**

Lembar Asistensi

Praktikum Sistem Digital
Pokok Bahasan IV

Judul : Rangkaian Aritmatika Digital
Nama : Mochammad Ferdyansyah
NIM : 251080200060
Kelompok : 8
Dilaksanakan : 07 Januari 2026

Mengetahui,

Dosen Praktikum

(Suhendro Busono, S,ST., M.Kom)

Asisten Praktikum

(Emilia Vega Aura Widyantary)

POKOK BAHASAN IV

RANGKAIAN ARITMATIKA DIGITAL

4.1 TUJUAN

Setelah menyelesaikan percobaan ini Mahasiswa diharapkan mampu :

1. Memahami cara kerja rangkaian half adder dan full adder serta half subtractor dan Buol subtractor
2. Membuat rangkaian half adder dan full adder serta half subtractor dan Buol subtractor dari rangkaian kombinasi gerbang logika dasar
3. Memahami perbedaan Carry in dengan Carry out terhadap Full Adder serta pengaruh yang di timbulkannya.

4.2 ALAT DAN BAHAN

- Komputer / Laptop
- Digital Works

4.3 PEMBAHASAN

4.3.1 Adder

Rangkaian Adder (penjumlah) adalah rangkaian elektronika digital yang digunakan untuk menjumlahkan dua buah angka (dalam sistem bilangan biner), sementara itu di dalam komputer rangkaian adder terdapat pada mikroprosesor dalam blok ALU (Arithmetic Logic Unit). Sistem bilangan yang digunakan dalam rangkaian adder adalah

- A. Sistem bilangan biner (memiliki base/radix 2)
- B. Sistem bilangan oktal (memiliki base/radix 8)
- C. Sistem bilangan Desimal (memiliki base/radix 10)
- D. Sistem bilangan Hexadesimal (memiliki base/radix 16)

Namun, diantara ketiga sistem tersebut yang paling mendasar adalah sistem bilangan biner, sementara itu untuk menerapkan nilai negatif, maka digunakanlah sistem bilangan complement. BCD (binary-coded decimal).

a. Half Adder

Half adder adalah suatu rangkaian penjumlah system bilangan biner yang paling sederhana. Rangkaian ini hanya dapat digunakan untuk operasi penjumlahan data bilangan biner sampai 1 bit saja. Rangkaian half adder mempunyai 2 masukan dan 2 keluaran yaitu (Sum) dan Carry out (Carry).

Rangkaian ini merupakan gabungan rangkaian antara 2 gerbang logika dasar yaitu X-OR dan AND. Rangkaian half adder merupakan dasar bilangan biner yang masing-masing hanya terdiri dari satu bit, oleh karena itu dinamakan penjumlah tak lengkap.


1. Jika A=0 dan B=0 dijumlahkan, hasilnya S (Sum)= 0.
2. Jika A=0 dan B=1 dijumlahkan, hasilnya S (Sum)= 1.
3. Jika A=1 dan B=0 dijumlahkan, hasilnya S (Sum)= 1.
4. Jika A=1 dan B=1 dijumlahkan, hasilnya S (Sum)= 0.

Dengan nilai pindahan Cout (Carry Out)= 1.

Dengan demikian, half adder memiliki dua masukan (A dan B), dan dua keluaran (S dan Cout).

b. Full Adder

Rangkaian Full-Adder, pada prinsipnya bekerja seperti Half-Adder, tetapi mampu menampung bilangan Carry dari hasil penjumlahan sebelumnya. Jadi jumlah inputnya ada 3: A, B dan Cin, sementara bagian output ada 2: Sum dan Cout. Cin ini dipakai untuk menampung bit Carry dari penjumlahan sebelumnya. Berikut merupakan simbol dari Full Adder.



Rangkaian Full Adder dapat dibuat dengan menggabung 2 buah Half adder. Rangkaian ini dapat digunakan untuk penjumlahan sampai 1 bit. Jika ingin

menjumlahkan lebih dari 1 bit, dapat menggunakan rangkaian Paralel Adder yaitu gabungan dari beberapa Full Adder.

4.3.2 Subtractor

Merupakan Suatu Rangkaian Pengurangan 2 buah bilangan biner. Jenis-jenis rangkaian Subtractor yaitu:

a. Half Subtractor

Rangkaian half subtracter adalah rangkaian Subtractor yang paling sederhana. Pada dasarnya rangkaian half subtractor adalah rangkaian half Adder yang dimodifikasi dengan menambahkan gerbang not. Rangkaian half subtractor dapat dibuat dari sebuah gerbang AND, gerbang X-OR, dan gerbang NOT.


Rangkaian ini mempunyai dua input dan dua output yaitu Sum dan Borrow Out (Bo). Rumus dasar pengurangan pada biner yaitu:

1. $0 - 0 = 0$ Borrow 0
2. $0 - 1 = 1$ Borrow 1
3. $1 - 0 = 1$ Borrow 0
4. $1 - 1 = 0$ Borrow 0

b. Full Subtractor

Pada Rangkaian full subtractor pin Borrow Out dihubungkan dengan pin Borrow In (Bin) sebelumnya dan pin Bin di hubungkan dengan pin Bout pada rangkaian berikutnya begitu seterusnya. Sehingga pada rangkaian Full Subtractor mempunyai 3 input dan 2 output.


Berikut merupakan symbol dari Full Subtractor



Rangkaian ini dapat digunakan untuk penjumlahan 1 sampai bit. Jika ingin menjumlahkan lebih dari bit, dapat menggunakan rangkaian Paralel Subtractor yaitu gabungan dari beberapa Full Subtractor.

4.4 LEMBAR KERJA DAN TUGAS


1. Buatlah sebuah rangkaian Half Adder seperti gambar berikut,serta buatlah table kebenaran dan tuliskan persamaan yang ada pada Sum dan Cout.



Tabel kebenaran:

INPUT		OUTPUT	
A	B	SUM	CARRY OUT
0	0	0	0
1	0	1	0
0	1	1	0
1	1	0	1


2. Buatlah sebuah rangkaian Full Adder seperti gambar berikut, serta buatlah table kebenaran dan tuliskan persamaan yang ada pada Sum dan Cout.



Tabel kebenaran

INPUT			OUTPUT	
A	B	CARRY IN	SUM	CARRY OUT
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1


3. Buatlah sebuah rangkaian Half Subtractor seperti pada gambar, serta buatlah table kebenaran dan tuliskan persamaan yang ada pada Sum dan Bout.



Tabel kebenaran

INPUT		OUTPUT	
A	B	SUM	BORROW OUT
0	0	0	0
0	1	1	1
1	0	1	0
1	1	0	0

4. Buatlah sebuah rangkaian Full Subtractor seperti pada gambar, serta buatlah table kebenaran dan tuliskan persamaan yang ada pada Sum dan Bout.



Tabel kebenaran

INPUT			OUTPUT	
A	B	BORROW IN	SUM	BORROW OUT
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

REFERENSI

1. Modul praktikum rangkaian logika, Fakultas Teknik Universitas Muhammadiyah, Sidoarjo. 2005.
2. Ir. Samuel H. Tirtamihardja, MSc. Elektronika Digital, Edisi Pertama, Andi Yogyakarta, 1996.
3. Roger L Tokheim, Elektronika Digital, Edisi Dua, Erlangga, Jakarta, 1990
4. Kurniawan, Freddy, S.T., Sistem Digital Konsep dan Aplikasi, Edisi Pertama, Gava Media Yogyakarta, 2005



**LABORATORIUM INFORMATIKA
PROGRAM STUDI INFORMATIKA
FAKULTAS SAINS DAN TEKNOLOGI
UNIVERSITAS MUHAMMADIYAH SIDOARJO
2025 – 2026**

Lembar Asistensi

Praktikum Sistem Digital

Pokok Bahasan V

Judul : Enkoder Dan Dekoder
Nama : Mochammad Ferdyansyah
NIM : 251080200060
Kelompok : 8
Dilaksanakan : 07 Januari 2026

Mengetahui,

Dosen Praktikum

(Suhendro Busono, S,ST., M.Kom)

Asisten Praktikum

(Emilia Vega Aura Widyantary)

POKOK BAHASAN V

ENKODER DAN DEKODER

5.1 TUJUAN

Setelah menyelesaikan percobaan ini Mahasiswa diharapkan mampu :

1. Mengetahui rangkaian enkoder dan dekoder.
2. Mengetahui rangkaian enkoder dan dekoder dalam bentuk IC.


5.2 ALAT DAN BAHAN

- Komputer / Laptop
- Digital Works


5.3 PEMBAHASAN

5.3.1 ENKODER

- Rangkaian gerbang logika encoder 4 – 2 berikut ini :



- Sambungkan terminal input dengan Interactive Input dan terminal output dengan LED.
- Jalankan program.




- Amati dan catat output terhadap kombinasi keadaan input.


INPUT				OUTPUT	
0	1	2	3	Y1	Y2
1	0	0	0	0	0
0	1	0	0	0	1
0	0	1	0	1	0
0	0	0	1	1	1

5.3.2 DEKODER

1. Rangkaian gerbang logika 2 – 4 berikut ini :



2. Sambungkan terminal input dengan Interactive Input dan terminal output dengan LED.
3. Jalankan program.



4. Amati dan catat output terhadap kombinasi keadaan input.


INPUT		OUTPUT			
A	B	Y1	Y2	Y3	Y4
0	0	1	0	0	0
0	1	0	1	0	1
1	0	0	0	1	0
1	1	0	0	0	1


1.4 LEMBAR KERJA DAN TUGAS

1. Dengan menggunakan "Digital Works", Cobalah membuat rangkaian Enkoder 10 - 4 seperti gambar dibawah ini. Buat table kebenaran serta Tampilkan hasil outputnya.

Tabel kebenaran

INPUT										OUTPUT			
A ₀	A ₁	A ₂	A ₃	A ₄	A ₅	A ₆	A ₇	A ₈	A ₉	Y3	Y2	Y1	Y0
1	0	0	0	0	0	0	0	0	0	0	0	0	0
0	1	0	0	0	0	0	0	0	0	0	0	0	1
0	0	1	0	0	0	0	0	0	0	0	0	1	0
0	0	0	1	0	0	0	0	0	0	0	0	1	1
0	0	0	0	1	0	0	0	0	0	0	1	0	0
0	0	0	0	0	1	0	0	0	0	0	1	0	1
0	0	0	0	0	0	1	0	0	0	0	1	1	0
0	0	0	0	0	0	0	1	0	0	0	1	1	1
0	0	0	0	0	0	0	0	1	0	1	0	0	0
0	0	0	0	0	0	0	0	0	1	1	0	0	1








2. Cobalah membuat rangkaian Enkoder 4 - 16 seperti gambar dibawah ini.
Buat table kebenaran serta Tampilkan hasil outputnya.





Tabel kebenaran


INPUT				OUTPUT															
A	A	A	A	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y	Y
0	1	2	3	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1
0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0
0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0
0	0	1	1	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0
0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0
0	1	0	1	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0
0	1	1	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0
0	1	1	1	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0
1	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0
1	0	0	1	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0
1	0	1	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0
1	0	1	1	0	0	0	0	1	0	0	0	0	0	0	1	0	0	0	0
1	1	0	0	0	0	0	1	0	0	0	0	0	0	0	0	1	0	0	0
1	1	0	1	0	0	1	0	0	0	0	0	0	0	0	0	0	1	0	0
1	1	1	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	1	0
1	1	1	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1











3. Buatlah laporan kesimpulan dari hasil percobaan ini!

Encoder adalah rangkaian logika kombinasional yang berfungsi untuk mengubah atau mengkodekan suatu sinyal masukan diskrit menjadi keluaran kode biner. Encoder disusun dari gerbang-gerbang logika yang menghasilkan keluaran biner sebagai hasil tanggapan adanya dua atau lebih variabel masukan. Encoder merupakan rangkaian kombinasional yang berfungsi mengubah data yang ada pada inputnya menjadi kode-kode biner pada outputnya. Encoder merupakan rangkaian digital yang dapat mengubah bilangan decimal menjadi biner. Encoder melakukan operasi kebalikan dari decoder. Encoder menghasilkan output dalam bentuk bit. Dari hasil percobaan dapat dibuktikan bahwa decoder adalah membaca kode dari rangkaian logika yakni bilangan-bilangan biner dan mengartikannya ke bilangan desimal. Rangkaian Decoder akan membaca input dari Enable dan Select lalu akan mengkonversinya dari biner ke decimal dan mengoperasikan bilangan-bilangan input tersebut dengan gerbang logika, maka hasil dari kombinasi inputnya berupa 1 atau 0. Karena pada rangkaian Decoder menggunakan polaritas aktif Low maka jika outputnya 0 (Low) lampu LED akan menyala, jika outputnya 1 (High) maka lampu LED akan padam.

REFERENSI

1. Modul praktikum rangkaian logika, Fakultas Teknik Universitas Muhammadiyah, Sidoarjo. 2005.
2. Ir. Samuel H. Tirtamihardja, MSc. Elektronika Digital, Edisi Pertama, Andi Yogyakarta, 1996.
3. Roger L Tokheim, Elektronika Digital, Edisi Dua, Erlangga, Jakarta, 1990
4. Kurniawan, Freddy, S.T., Sistem Digital Konsep dan Aplikasi, Edisi Pertama, Gava Media Yogyakarta, 2005



**LABORATORIUM INFORMATIKA
PROGRAM STUDI INFORMATIKA
FAKULTAS SAINS DAN TEKNOLOGI
UNIVERSITAS MUHAMMADIYAH SIDOARJO
2025 – 2026**

Lembar Asistensi

Praktikum Sistem Digital

Pokok Bahasan VI

Judul : Multiplekser Dan Demultiplekser
Nama : Mochammad Ferdyansyah
NIM : 251080200060
Kelompok : 8
Dilaksanakan : 07 Januari 2026

Mengetahui,

Dosen Praktikum

(Suhendro Busono, S,ST., M.Kom)

Asisten Praktikum

(Emilia Vega Aura Widyantary)

POKOK BAHASAN VI

MULTIPLEKSER DAN DEMULTIPLEKSER

6.1 TUJUAN

Setelah menyelesaikan percobaan ini Mahasiswa diharapkan mampu :

3. Mengetahui rangkaian multiplekser dan demultiplekser.
4. Mengetahui rangkaian multiplekser dan demultiplekser dalam bentuk IC.


6.2 ALAT DAN BAHAN

- Komputer / Laptop
- Digital Works

6.3 PEMBAHASAN



6.3.1 MULTIPLEKSER


1. Rangkaian gerbang logika encoder 4 – 1 berikut ini :



2. Sambungkan terminal input dengan Interactive Input dan terminal output dengan LED.

3. Jalankan program.






4. Amati dan catat output terhadap kombinasi keadaan input.


INPUT						OUTPUT	
A1	A2	X0	X1	X2	X3	Y	Ket
0	0	0	x	x	x	0	X0
0	0	1	x	x	x	1	
0	1	x	0	x	x	0	X1
0	1	x	1	x	x	1	
1	0	x	x	0	x	0	X2
1	0	x	x	1	x	1	
1	1	x	x	x	0	0	X3
1	1	x	x	x	1	1	





6.3.2 DEMULTIPLEXER

1. Rangkaian gerbang logika 1 – 4 berikut ini :



2. Sambungkan terminal input dengan Interactive Input dan terminal output dengan LED.
3. Jalankan program.






4. Amati dan catat output terhadap kombinasi keadaan input.

INPUT			OUTPUT			
A0	A1	X	Y0	Y1	Y2	Y3
0	0	0	0	X	X	X
0	0	1	1	X	X	X
0	1	0	X	0	X	X
0	1	1	X	1	X	X
1	0	0	X	X	0	X
1	0	1	X	X	1	X
1	1	0	X	X	X	0
1	1	1	X	X	X	1

6.4 LEMBAR KERJA DAN TUGAS



1. Dengan menggunakan “Digital Works”, Cobalah membuat rangkaian Multiplexer 8 – 1 seperti gambar dibawah ini. Buat tabel kebenaran serta tampilkan hasil outputnya.







Tabel kebenaran



Input											Output
A0	A1	A2	X0	X1	X2	X3	X4	X5	X6	X7	Y
0	0	0	X	X	X	X	X	X	X	0	0
0	0	0	X	X	X	X	X	X	X	1	1
0	0	1	X	X	X	X	X	X	0	X	0
0	0	1	X	X	X	X	X	X	1	X	1
0	1	0	X	X	X	X	X	0	X	X	0
0	1	0	X	X	X	X	X	1	X	X	1
0	1	1	X	X	X	X	0	X	X	X	0
0	1	1	X	X	X	X	1	X	X	X	1
1	0	0	X	X	X	0	X	X	X	X	0
1	0	0	X	X	X	1	X	X	X	X	1
1	0	1	X	X	0	X	X	X	X	X	0
1	0	1	X	X	1	X	X	X	X	X	1
1	1	0	X	0	X	X	X	X	X	X	0
1	1	0	X	1	X	X	X	X	X	X	1
1	1	1	0	X	X	X	X	X	X	X	0
1	1	1	1	X	X	X	X	X	X	X	1



Rangkaian Logika


























2. Cobalah membuat rangkaian Demultiplekser 1 – 8 seperti gambar dibawah ini. Buat table kebenaran serta Tampilkan hasil outputnya







Tabel kebenaran



Input				Output							
A0	A1	A2	X0	Y0	Y1	Y2	Y3	Y4	Y5	Y6	Y7
0	0	0	0	0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	0	0	0	0	1
0	0	1	0	0	0	0	0	0	0	0	0
0	0	1	1	0	0	0	0	0	0	1	0
0	1	0	0	0	0	0	0	0	0	0	0
0	1	0	1	0	0	0	0	0	1	0	0
0	1	1	0	0	0	0	0	0	0	0	0
0	1	1	1	0	0	0	0	1	0	0	0
1	0	0	0	0	0	0	0	0	0	0	0
1	0	0	1	0	0	0	1	0	0	0	0
1	0	1	0	0	0	0	0	0	0	0	0
1	0	1	1	0	0	1	0	0	0	0	0
1	1	0	0	0	0	0	0	0	0	0	0
1	1	0	1	0	1	0	0	0	0	0	0
1	1	1	0	0	0	0	0	0	0	0	0
1	1	1	1	1	0	0	0	0	0	0	0



Rangkaian logika























3. Prinsip kerja dari rangkaian multiplexer adalah rangkaian yang akan menerima banyak input data, kemudian hanya dapat dipilih satu saluran input dari beberapa saluran input untuk diteruskan ke sebuah saluran output. Prinsip kerja dari rangkaian demultiplexer adalah rangkaian akan menerima beberapa input data untuk diteruskan ke banyak saluran output yang hanya dapat dipilih satu saluran output dari beberapa saluran output. Pada rangkaian demultiplexer terdapat saluran enable yang berfungsi untuk mengaktifkan dan menonaktifkan output pada demultiplexer. Jika enable berlogika 0 maka output yang dipilih pada demultiplexer akan berlogika 0 atau OFF. Jika enable berlogika 1 maka output yang dipilih pada demultiplexer akan berlogika 1 atau ON.

REFERENSI

1. *Modul praktikum rangkaian logika*, Fakultas Teknik Universitas Muhammadiyah, Sidoarjo. 2005.
2. Ir. Samuel H. Tirtamihardja, MSc. *Elektronika Digital*, Edisi Pertama, Andi Yogyakarta, 1996.
3. Roger L Tokheim, *Elektronika Digital*, Edisi Dua, Erlangga, Jakarta, 1990
4. Kurniawan, Freddy, S.T., *Sistem Digital Konsep dan Aplikasi*, Edisi Pertama, Gava Media, Yogyakarta, 2005



KARTU ASISTENSI
LABORATORIUM INFORMATIKA
PROGRAM STUDI INFORMATIKA
FAKULTAS SAINS DAN TEKNOLOGI
UNIVERSITAS MUHAMMADIYAH SIDOARJO
2025 – 2026

Nama : Mochammad Ferdiansyah

NIM : 251080200060

Kelompok : 8

No	Judul Praktikum	Tanggal Asistensi	Tanggal Asistensi	Catatan Asisten
1.	Pengenalan Gerbang Logika Dasar	12 November 2025		
2.	Persamaan Boolean & Penyederhanaan Rangkaian Logika Menggunakan Metode K-Map	12 November 2025		
3.	Multilevel NAND AND NOR	12 November 2025		
4.	Rangkaian Aritmatika Digital	07 Januari 2026		
5.	Enkoder dan Dekoder	07 Januari 2026		
6.	Multiplekser dan Demultiplekser	07 Januari 2026		

Mengetahui,

Dosen Praktikum

(Suhendro Busono, S.ST., M.Kom)

Asisten Praktikum

(Emilia Vega Aura Widyantary)



KARTU ASISTENSI
LABORATORIUM INFORMATIKA
PROGRAM STUDI INFORMATIKA
FAKULTAS SAINS DAN TEKNOLOGI
UNIVERSITAS MUHAMMADIYAH SIDOARJO
2025 – 2026

Nama : Mochammad Ferdiansyah

NIM : 251080200060

Kelompok : 8


No	Judul Praktikum	Tanggal Asistensi	Tanggal Asistensi	Catatan Asisten
1.	Pengenalan Gerbang Logika Dasar	12 November 2025	21 Nov 25	Baik
2.	Persamaan Boolean & Penyederhanaan Rangkaian Logika Menggunakan Metode K-Map	12 November 2025	21 Nov 25	Baik
3.	Multilevel NAND AND NOR	12 November 2025	21 Nov 25	Baik
4.	Rangkaian Aritmatika Digital	07 Januari 2026	15 Jan 26	Baik
5.	Enkoder dan Dekoder	07 Januari 2026	15 Jan 26	Baik
6.	Multiplexer dan Demultiplexer	07 Januari 2026	15 Jan 26	Baik

Mengetahui,

Dosen Praktikum


(Suhendro Busono, S.ST., M.Kom)

Asisten Praktikum


(Emilia Vega Aura Widyantary)